makefile 知识点小结

  • makefile 知识点小结已关闭评论
  • 15 次浏览
  • A+
所属分类:linux技术
摘要

变量A的定义包含了对变量B的引用,会在全文进行搜索变量B的值,此时A=I love China。

makefile 定义变量的方式

1.递归定义

A=I love $(B) B=China 

变量A的定义包含了对变量B的引用,会在全文进行搜索变量B的值,此时A=I love China。

但这种定义方式有显著的缺点,即当采用类似于A=$(A)的结构,就会无限嵌套迭代,最终使make执行失败。

2 直接定义

B=China A:=I love $(B) 

此时,变量A通过“:=”直接定义,如果在前面的部分出现其引用的变量,则会进行定义,如果没出现,则不会定义。此处,A=I love China;如果调换位置,如下:

A:=I love $(B) B=China 

此处,变量A定义前,B还没有定义,则A的值不包括China.

3 条件定义方式

A=apple A?=I love banana 

此处对A进行了两次定义,第二次使用了“?=”进行条件定义,其含义是,如果在变量A条件定义前没有定义,则定义为“I love banana”,否则就维持原值。个人将其理解有点类似于条件编译:

#ifndef  A #define A 

4 追加变量值

A=apple A+=banana 

上式中,A=applebanana较易理解,不过多解释

5 引用并修改变量值

A=apple.c banana.c pear.c B=$(A:%.c=%.o) #此处%是适配符,个人理解为调用的时候,前后值统一 

此处,第2行的意思是,将变量A中所有的.c后缀文件改名为.o文件,得到的结果是

B=apple.o banana.o pear.o,和patsubst(makefile内嵌函数)功能类似。


6 override

在终端执行make命令时,通常可以携带一个变量的定义,并且会覆盖makefile文件中的定义。该命令和追加通常一起使用,用法如下:

  1. 覆盖变量定义

    makefileCopy CodeCFLAGS := -O2 override CFLAGS := -g -Wall 

    在这个例子中,override 强制覆盖了之前定义的 CFLAGS 变量。即使 CFLAGS 在 Makefile 的其他位置已经被定义,使用 override 会使得新的值 -g -Wall 生效。

  2. 在包含其他 Makefile 中使用

    makefileCopy Codeinclude external.mk override CFLAGS += -I$(DIR_INC) 

    这里,external.mk 可能会定义一些编译选项或者其他变量,使用 override 可以确保不管 external.mk 中怎样定义 CFLAGS,我们都能在其基础上添加 -I$(DIR_INC)


VPATH用法:

1 VPATH vpath

VPATHvpath 都用于指定 Make 工具在搜索文件时应该查找的路径列表,特别是当 Makefile 和源文件不在同一目录下时,这两个指令非常有用。

VPATH 指令是 Makefile 的一个变量,用于设置搜索文件的路径列表。它可以是一个以冒号分隔的目录列表,类似于环境变量 PATH 的用法。例如:

makefileCopy CodeVPATH = src:include:../headers#设置了三个目录:`src`、`include` 和 `../headers`。当 Make 需要查找文件时,会按照这些目录的顺序进行搜索。 

vpath 是一个 Makefile 的函数式指令,用于临时设置某些文件的搜索路径。它的语法形式如下:

vpath %.c src:../common 

这个例子中,.c 结尾的文件会在 src../common 目录中搜索。


各种规则

在 Makefile 中,有多种类型的规则,每种规则具有不同的特点和用途。以下是对几种常见规则的详细介绍:

1.隐式规则(Implicit Rules)

隐式规则是 Make 内置的一些通用规则,用于处理常见的构建任务。这些规则不需要明确地写在 Makefile 中,Make 会自动应用它们。例如,Make 知道如何从 .c 文件生成 .o 文件,因此你不需要为每个 .c 文件单独写一个规则,如下:

OBJS = main.o utils.o #设置变量  main: $(OBJS)  	$(CC) -o $@ $(OBJS)#相当于gcc -o main  main.o utils.o  

特点

  • 简化 Makefile,减少重复代码。
  • 自动处理常用构建步骤。
  • 可以被用户自定义的规则覆盖。

2.静态规则(Static Pattern Rules)

静态规则允许你为一组文件定义一个共同的构建规则,特别适合处理类似的一批文件。它们使用模式字符串(%)来匹配目标文件和依赖文件。

OBJS = main.o utils.o $(OBJS): %.o: %.c 	$(CC) -c $< -o $@ 

特点

  • 适用于多个目标文件共享相同的构建逻辑。
  • 使用模式字符串进行匹配。

3. 多目标规则(Multiple Target Rules)

多目标规则允许你为多个目标指定相同的命令。这在多个文件需要执行相同操作时非常有用。

clean-exe clean-obj clean-log: 	rm -f *.exe *.o *.log #*通配符,和%适配符不同 

特点

  • 一条规则定义多个目标。
  • 共享相同的命令。

4. 双冒号规则(Double-Colon Rules)

双冒号规则允许你为同一个目标定义多个独立的规则。每个规则都会被执行一次,而不是覆盖前一个规则。这在需要多次处理同一个目标时有用。

update:: file1 	cp file1 /backup/  update:: file2 	cp file2 /backup/ 

特点

  • 同一个目标可以有多个规则,每个规则都会被执行。
  • 不会覆盖先前的规则。

总结

  • 隐式规则:自动应用常见的构建规则,简化 Makefile。
  • 静态模式规则:为一组文件定义共享的构建逻辑,使用模式匹配。
  • 多目标规则:为多个目标指定相同的命令,简化处理多目标的情况。
  • 双冒号规则:允许为一个目标定义多个独立的规则,全部执行。

根据具体的需求和场景选择合适的规则,可以有效地简化和优化 Makefile 的编写。